

本节内容

总线的结构

本节总览

总线结构

早期共享总线 —— 单总线、双总线、三总线 结构

分层式 南北桥结构


集成化 点对点结构

总线技术发展脉络：

快/慢速部件共用一条总线 → 快/慢速部件分层使用高/低速总线 → 使用点对点总线，减少总线资源竞争

早期的共享总线结构：单总线结构

单总线结构主要流行时期：
1960s末~1980s早期



单总线结构：CPU、主存、I/O 分时竞争同一条系统总线的使用权（互斥使用）

优点：结构简单、成本低


缺点：总线竞争严重，冲突多，效率低

核心矛盾：随着CPU、主存速度越来越快，如果仍让高速的CPU、主存和慢速的I/O设备混在同一条慢速的系统总线上，CPU、主存速度会被严重拖累

双总线结构主要流行时期：
1970s—1990s早期

早期的共享总线结构：双总线结构

👉 以CPU为中心的双总线结构




CPU和主存 速度快，I/O设备速度慢，因此考虑把
“主存高速路”和“I/O 慢速路”分开

优点：CPU对主存的读写效率有所提升

缺点：I/O 设备与主存交换数据，须通过CPU中转

👉 以存储器为中心的双总线结构




优点：既提高了CPU↔主存 传输效率，又减轻了系
统总线的负担，还保留了I/O 设备与存储器交换信息
时不经过CPU的特点。

缺点：随着磁盘等高速I/O设备的流行，慢速系统总
线成为性能瓶颈

三总线结构主要流行时期：
1980s中后期—1990s

早期的共享总线结构：三总线结构




三总线结构：在主存、高速I/O设备之间增加了**DMA总线**

优点：高速I/O设备可直接与主存交换数据，减轻CPU负担，提高I/O吞吐

缺点：仍有**共享式**、**广播式**总线限制。多个设备依然要**争抢I/O总线**、**设备越多无效监听/比较开销就越大**（每个设备都要随时监听总线的地址线，检查“是不是发给我的”）

南北桥结构主要流行时期：
1990s后期~2000s 后期
Intel 奔腾、酷睿早期型号

分层的多总线结构：南北桥结构



•南北桥结构：按设备速度分层连接，北桥管高速、南桥管低速。越靠近CPU的总线速度较快。

真题速览

【2025年_20题】

20. 某处理器总线采用同步、并行传输方式，每个总线时钟周期传送 4 次数据（quadpumped 技术）。若该总线的工作频率为 1333MHz（实际单位是 MT/s，表示每秒传送 1333M 次），总线宽度为 64 位，则总线带宽约为（ ）。

- ✓ A. 10.66GB/s B. 42.66GB/s C. 85.31GB/s D. 341.25GB/s



本题易错选B，注意区分：总线工作频率、总线时钟频率


- 总线工作频率：每秒可以传送几次数据
- 总线时钟频率：每秒有多少个时钟周期

每个总线周期传送4次数据 → 总线工作频率 = $4 \times$ 总线时钟频率

$$\begin{aligned}\text{总线带宽} &= \text{总线工作频率} \times \text{总线宽度} \\ &= 1333\text{M} \times 64/8 = 10.66\text{GB/s}\end{aligned}$$

注：这道题其实就是根据 FSB 前端总线 来设计的。


分层的多总线结构：南北桥结构



- 南北桥结构：按设备速度分层连接，北桥管高速、南桥管低速。越靠近CPU的总线速度较快。

点对点结构主要流行时期：
2008年以后（第一代 Intel
酷睿 i7 处理器出现之后）

集成化与点对点互连结构：三芯片



集成化与点对点互连结构：三芯片

QPI也可用于
片内总线


四个核心之间用
QPI 两两互连

PCIe×16链路的理论带
宽是 PCIe×8链路的2倍。
可以用于连接显卡GPU

PCI-Express 2.0
支持如 2×16、4×8
或其他组合

最多36条
PCI-e 通路

Intel Core i7 处理器



64b,8.5GB/s

DDR3 1066

64b,8.5GB/s

DDR3 1066

64b,8.5GB/s

DDR3 1066

QPI 25.6GB/s

IOH
(阉割版北桥)
不管主存只管高速IO

DMI 2GB/s

6个PCI-Express × 1

10/100/1000Mbps
网卡接口

ICH
(南桥)
管低速I/O

集成声卡

SATA接口

高速USB口

PCIe 总线:

- 是一种点对点全双工串行总线
- 一条 PCIe 链路 (link) 可包含多条通路 (lane)
- **PCI-Express × n** 表示具有 **n** 个通路的 **PCIe** 链路, 带宽翻 **n** 倍
- 每个有效数据字节在传输前都会被转换为 10 bit 信息

QPI 总线 (**quick path interconnect** 快速通道互联):

- 是一种点对点全双工串行总线
- 基于包传输。每个QPI数据包80位 (64位有效信息+16位校验位)
- 若上行与下行各有 12.8 GB/s, 总线带宽=25.6GB/s

DMI (**direct media interface**) 总线:

- 是一种点对点全双工串行总线
- 若上行与下行各有 1 GB/s, 则总线带宽=2GB/s

内存总线、QPI、PCIe、DMI 这些通路都不是“与其他设备共享一条总线”，而是更接近：一个端点通过一条专用链路连接另一个端点。所以称为点对点互连。

真题速览

【2020年_19题】

19. QPI 总线是一种点对点全工同步串行总线，总线上的设备可同时接收和发送信息，每个方向可同时传输 20 位信息（16 位数据 + 4 位校验位），每个 QPI 数据包有 80 位信息，分 2 个时钟周期传送，每个时钟周期传送 2 次。因此，QPI 总线带宽为：每秒传送次数 $\times 2B \times 2$ 。若 QPI 时钟频率为 2.4GHz，则总线带宽为（ ）。

A. 4.8GB/s

B. 9.6GB/s

☒ C. 19.2GB/s

D. 38.4GB/s



注：出题人根据 QPI 总线特点设计的计算题。

真题预测

【未来20XX年_20题】

PCIe 是一种点对点全双工串行总线，PCIe 设备之间以一个**链路（link）**相连，每个链路可包含多条**通路（lane）**，**PCIe × n**表示具有 **n** 个通路的 **PCIe** 链路。每条通路可同时发送和接收数据。PCIe 采用自同步机制，总线上没有专门的时钟信号线，且每个有效数据字节在传输前都会被转换为 10 位信息。**PCI Express 1.0 规范**支持通路中每个方向的发送或接收速率为 2.5 Gb/s。某计算机采用 PCI Express 1.0 × 8 接口连接高速外设，则该总线带宽为（ ）

A. 2GB/s

B. 2.5 GB/s

☒ C. 4GB/s

D. 5GB/s




PCIe单条通路带宽 = 通路的单向带宽 $\times 2 \div 10 \text{ B/s} = 2.5\text{Gb} \times 2 \div 10 = 0.5\text{GB/s}$

PCIe总线带宽 = 通路数 $\times$ 单条通路带宽 = $8 \times 0.5 = 4\text{GB/s}$

注：出题人可能根据 PCIe 总线特点整一道计算题。

集成化与点对点互连结构：双芯片



总线的发展趋势：

- 2008年第一代 Intel 酷睿 i7 采用“**CPU+IOH+ICH**”三芯片结构
- 2011年第二代酷睿i7开始，“**CPU + PCH**”的双芯片互连结构成为了主流 PC 平台的绝对标准
- 近年来，在笔记本和移动平台上，PCH 的功能已被进一步整合进处理器，系统互连正全面走向 **SoC**（单芯片系统）化。典型代表：各种智能手机芯片、苹果**M**系列芯片
- **2020年苹果M1芯片**将手机 SoC 哲学降维打击 PC，重塑行业
- 现如今，共享总线越来越少，更多的是点对点传输线路

408大纲演变（总线部分）

【2009~2020大纲】

六、总线

（一）总线概述

1. 总线的基本概念
2. 总线的分类
3. 总线的组成及性能指标

已删

（二）总线仲裁

1. 集中仲裁方式
2. 分布仲裁方式

在“共享总线”中，需要进行“总线仲裁”，在“点对点总线”中，不需要对物理线路仲裁

（三）总线操作和定时

1. 同步定时方式
2. 异步定时方式

（四）总线标准

【2021年大纲】

六、总线

（一）总线概述

1. 总线的基本概念
2. 总线的分类
3. 总线的组成及性能指标

（二）总线操作和定时

1. 同步定时方式
2. 异步定时方式

已删

（三）总线标准

以后不需要记忆 QPI、PCIe、FSB 这些总线标准的具体特性，题目会给出来

【2022年大纲】

六、总线和输入/输出系统

（一）总线

“总线”从一级考点变成二级考点

1. 总线的基本概念
2. 总线的组成及性能指标
3. 总线事务和定时

（二）I/O 接口（I/O 控制器）

.....

要点回顾

总线结构

